Der Adapter Fastcom: FSCC Universal PCI (PCI Version 2.3) wurde gemäß den neuesten PCI-Spezifikationen entwickelt und kann sowohl in 5-V- als auch in 3,3-V-PCI-Steckplätzen eingesetzt werden. Dies bedeutet, dass die Karte sowohl in den Hochgeschwindigkeits-PCI-X-Steckplätzen der meisten neuen Server als auch in den Standard-PCI-Steckplätzen von Desktop-PCs eingesetzt werden kann. Diese Flexibilität ermöglicht die Verwendung einer einzigen seriellen Schnittstellenkarte für eine Vielzahl verschiedener Computertypen, einschließlich aktueller und zukünftiger Computersysteme. Der Fastcom: FSCC-Adapter ist einer der fortschrittlichsten synchronen Kommunikationsadapter der Branche. Das Fastcom: FSCC unterstützt Datenraten bis zu 20 Mbit / s. Der Fastcom: FSCC ist ein Zweikanaladapter, von dem jeder einzeln für die Verwendung der Protokolle HDLC / SDLC, ASYNC (unter Verwendung von 16C950 UARTS) oder Fastcom®: X-Sync konfiguriert werden kann. Obwohl der FSCC den Adapterfamilien ESCC und SuperFastcom ähnlich ist, erweitert er unsere bisherigen Adapter. Die bemerkenswerteste Erweiterung ist die Langlebigkeit der Komponenten der Platine. Angesichts der unvermeidlichen Veralterung entschied sich Commtech, die Lebenserwartungsprobleme der meisten Computer-Kunden zu beenden. Wir haben einen seriellen Kommunikationscontroller im Hinblick auf die Bedürfnisse unserer Kunden entwickelt und eine entsprechende Karte entwickelt. Dieser vollständig von Commtech, Inc entwickelte und im Besitz von Commtech, Inc befindliche FPGA-basierte SCC verfügt über die meisten Funktionen, die Sie von einem hochwertigen Fastcom-Produkt gewohnt sind. Es enthält auch einige neue Funktionen, die direkt von Kundenanfragen stammen. Wenn die bestehende FPGA-Technologie jemals vom Chiphersteller eingestellt wird, kann das Design einfach auf die nächste Generation von FPGA-Chips ausgerichtet werden, ohne die Kompatibilität zu beeinträchtigen.
KOMM. CONTROLLER: Fastcom F-Core
SCHNITTSTELLE: RS422 / RS485
ANSCHLUSSKONFIGURATION: Kabelbaugruppe (2 Fuß) - HDDB62-Stecker an zwei DB25-Stecker
BUS-SCHNITTSTELLE: PCI Version 2.3
BAUD-BEREICH: Mit dem benutzerunabhängigen programmierbaren Taktgenerator in Verbindung mit dem Baudratenregister kann praktisch jede Baudrate von 1 bps bis 20 Mbit / s erreicht werden.
Maximale Datenraten sind Schätzungen. Sie sind stark von verschiedenen Faktoren betroffen. Weitere Informationen finden Sie im Abschnitt Datenraten des Handbuchs. Dies ist möglich, solange die Betriebsparameter in Ordnung sind. Wenn Sie Fragen dazu haben, ob die Karte Ihren Anforderungen entspricht, wenden Sie sich an den technischen Support.
STROMANFORDERUNGEN: + 5V bei 450mA (typisch)
UMGEBUNG:
Betriebstemperaturbereich: 0 bis 70 ° C
Luftfeuchtigkeit: 0 bis 90% (nicht kondensierend)
MASSE:
Halbe Länge, volle Höhe
Höhe: 107 mm
Länge: 119,91 mm
Gewicht: 90,719 g
Anpassbare Firmware: Die Firmware für unsere FSCC- und SuperFSCC-Produktlinien kann vollständig angepasst werden. Wenn Sie eine nicht aufgeführte Funktionsanforderung haben, kontaktieren Sie uns bitte, um die Firmware an Ihre speziellen Anforderungen anzupassen.
Hohe Geschwindigkeit: Bis zu 20 Mbit / s
Treiber: RS422 / RS485 Multi-Drop
True-Async-Modus. Jeder Port kann so eingestellt werden, dass er die integrierten 16C950-UARTs verwendet, und kann als serieller Standardport (COM) verwendet werden.
Automatisches RS-485-Handling
Sende- und Empfangsstatus-LEDs für jeden Port.
Integriertes RS-485-Terminierungsnetzwerk für jedes Empfangssignalpaar
Zwei unabhängige serielle Vollduplexkanäle
Datentaktmechanismus unabhängig wählbar pro Kanal und Richtung
Extern erzeugte Rx- und Tx-Uhren
Intern erzeugte Rx- und Tx-Uhren
On-Chip-DPLL-Taktwiederherstellung
Unabhängige Baudratengeneratoren
FIFOs
RxFIFO = 8 KB pro Port (Nicht-Uart-Modi)
TxFIFO = 4 KB pro Port (Nicht-Uart-Modi)
Programmierbare Interrupt-Trigger-Pegel (Wasserzeichen)
Datenprotokolle
HDLC / SDLC
Die Kartenfamilien FSCC und SuperFSCC unterstützen die HDLC-Rahmenkonvention in vollem Umfang. Die automatische Dekodierung der SDLC-Kontrollfelder wird nicht unterstützt. Wenn Steuerbytes in empfangenen Rahmen vorhanden sind, werden sie an den Benutzer weitergeleitet, als wären sie Teil des Infofelds. Wenn Steuerbytes übertragen werden müssen, müssen sie vom Benutzer generiert und so geschrieben werden, als wären sie Daten.
Automatische Flaggenerkennung und -übertragung
Allgemeines Frame-Format: 0x7e, Info, CRC, CRC, [CRC, CRC,] 0x7e
Frame-Format mit aktivierter maskierbarer Adresse: 0x7e, Adresse, [Adresse,] Info, CRC, CRC, [CRC, CRC,] 0x7e
Kein Einfügen / Löschen
Einfügen / Löschen
Shared Flag-Modus: Öffnungsflag und Schließflag von Back-to-Back-Frames können dasselbe Flag verwenden.
Fehlererkennung (Abbruch, Überlauf, Unterlauf, CRC-Fehler, zu langer / kurzer Frame)
Kann CRC8, CRC-CCITT oder CRC32 verwenden
Beliebige Synchronisationssequenz (Fastcom®: X-Sync)
Beliebige Start- / End-Frame-Synchronisationssequenz von bis zu 4 Bytes
Frame-Format: SYN1, [SYN2, SYN3, SYN4,] Info, [CRC, CRC, CRC, CRC,] [TCR1, TCR2, TCR3, TCR4]
Maskierbar: Hiermit können Sie alle oder Teile der Synchronisierungssequenz als Synchronisierungsübereinstimmung auswählen
Termination Sequence Detection bis zu 4 Bytes (maskierbar)
Shared Flag-Modus: Öffnungsflag und Schließflag von Back-to-Back-Frames können dasselbe Flag verwenden.
Fehlererkennung
Kann jede der verfügbaren CRC-Methoden verwenden
Transparenter Modus
Vollständig wenig transparent (kein Framing oder Bitmanipulation)
Kann mit wählbaren Bildsynchronisationssignalen synchronisieren
Datencodierungsschemata:
NRZ, NRZI, FM0 / FM1, Manchester, Differential Manchester
Wählbare Bildsynchronisationssignale
Pulsbreite von einem Takt beim ersten Datenbit
Pulsbreite von einem Takt beim letzten Datenbit
Pulsbreite des gesamten Rahmens
Optional können Sie eine variable Anzahl von Taktzyklen zwischen Daten und FSS einfügen
Wählbare Polarität
Optionale Datenflusskontrolle über Modem-Steuerleitungen (RTS, CTS)
Programmierbare 8-Bit-Präambel und -Postambel mit wählbarer Wiederholungsrate (1 bis 255 Wiederholungen)
Daten können als wählbares MSB zuerst oder LSB zuerst ausgerichtet werden
Interframe-Zeitfüllung: Leerlauf als sich wiederholende Einsen, Flags oder Synchronisationssequenzen
CRC-Unterstützung
Automatisches Handling in Sende- / Empfangsrichtung
CRC-CCITT (auch bekannt als CRC16-ITU) (HDLC), CRC32 (HDLC), CRC16, CRC8 (HDLC)
Transparente CRC-Option
Als 0/1 zurücksetzen
Kontinuierliche Übertragung von 1 bis 4096 Bytes
Wählbare Datenraten
Synchrone (intern getaktete) Datenraten bis zu 20 Mbit / s
Synchrone (extern getaktete) Datenraten bis zu 20 Mbit / s
Asynchrone Datenraten (DPLL Clock Recovery) bis zu 12,5 Mbit / s
Diese maximalen Datenraten sind Schätzungen. Sie sind stark von verschiedenen Faktoren betroffen. Weitere Informationen finden Sie im Abschnitt Datenraten des Handbuchs.
Daten- und Taktinversion
Unterbrechbarer Hardware-Timer
Senden Sie einen einzelnen Frame nach Ablauf des Hardware-Timers
Senden Sie einen einzelnen Frame bei der Erkennung eines externen Signals
Mitgelieferte Bibliotheken:
C
C++
.NET
Python
Network Analyzer
Wireshark
Kabel, Dokumentation und Softwaretreiber enthalten
.jpg "backplane")
