Fastcom: GFSCC-232
tarjetas de comunicación síncronas RS232
Diseñado para cumplir con las últimas especificaciones PCI, el adaptador Fastcom: GFSCC-232 Universal PCI (PCI versión 2.3) funcionará en ranuras PCI de 5V y 3.3V. Esto significa que la tarjeta funcionará en las ranuras PCI-X de alta velocidad que se encuentran comúnmente en la mayoría de los servidores nuevos, así como en las ranuras PCI estándar en las PC de escritorio. Esta flexibilidad permite utilizar una sola placa de interfaz en serie en una amplia gama de diferentes tipos de computadoras, incluidos los sistemas informáticos actuales y futuros. El adaptador Fastcom: GFSCC-232 es uno de los adaptadores de comunicaciones síncronos más avanzados de la industria. Fastcom: GFSCC-232 admite velocidades de datos de hasta 1 Mbit / s. Fastcom: GFSCC-232 es un adaptador de doble canal, y cada uno se puede configurar individualmente para usar HDLC / SDLC, ASYNC (utilizando 16C950 UARTS) o Fastcom®: protocolos X-Sync. Aunque es similar a las familias de adaptadores ESCC y SuperFastcom, el GFSCC-232 se expande en nuestros adaptadores anteriores. La expansión más notable es la longevidad de los componentes de la placa. Ante la inevitabilidad de la obsolescencia, Commtech decidió poner fin a los problemas de vida útil que afectan a la mayoría de los clientes de informática. Diseñamos un controlador de comunicaciones en serie teniendo en cuenta las necesidades de nuestros clientes y construimos una tarjeta alrededor de él. Totalmente diseñado y propiedad de Commtech, Inc, este SCC basado en FPGA tiene la mayoría de las características que está acostumbrado a ver en un producto Fastcom de calidad. También incluye algunas características nuevas que provienen directamente de las solicitudes de los clientes. Si el fabricante de chips interrumpe la tecnología FPGA existente, el diseño simplemente puede reorientarse a la próxima generación de chips FPGA sin afectar la compatibilidad.
RoHS 3 2015/863 / Cumple con la UE
COM. CONTROLADOR: Fastcom F-Core
INTERFAZ: RS232
CONFIGURACIÓN DEL CONECTOR: Conjunto de cable (2 pies) - enchufe HDDB62 a dos enchufes DB25
INTERFAZ DE BUS: PCI Versión 2.3
RANGO DE BAUDIOS: Al usar el generador de reloj programable independiente del usuario junto con el registro de velocidad de transmisión, se puede obtener prácticamente cualquier velocidad de transmisión de 1 bps a 1 Mbit / s.
Las velocidades máximas de datos son estimaciones. Se ven muy afectados por una serie de factores diferentes. Consulte la sección de tasas de datos del manual para obtener más detalles. Esto es posible siempre que los parámetros operativos estén dentro de lo razonable. Si tiene alguna pregunta sobre si la tarjeta puede satisfacer sus necesidades, comuníquese con el Soporte técnico.
REQUERIMIENTOS DE ENERGÍA: + 5V @ 450mA (típico)
MEDIO AMBIENTE:
Rango de temperatura de funcionamiento: 0 a 70 C
Humedad: 0 a 90% (sin condensación)
DIMENSIONES:
Media longitud de altura completa
Altura: 4.2 ″ (107 mm)
Longitud: 4.7 ″ (119.91 mm)
Peso: .2 lbs (90.719 g)
Nunca obsoleto
Firmware personalizable: el firmware de nuestras líneas de productos GFSCC ​​y GSuperFSCC es totalmente personalizable. Si tiene un requisito de función que no ve en la lista, contáctenos para modificar nuestro firmware para satisfacer sus necesidades específicas.
Alta velocidad: hasta 1 Mbit / s
Controladores: RS232
Modo True-Async. Cada puerto se puede configurar para usar los UART 16C950 integrados y se puede usar como un puerto serie (COM) estándar.
Manejo automático de RS-485
Transmitir y recibir LED de estado para cada puerto.
Red de terminación RS-485 a bordo para cada par de señales de recepción
Dos canales seriales full duplex independientes
Mecanismo de sincronización de datos seleccionable independientemente por canal por dirección
Relojes Rx y Tx generados externamente
Relojes Rx y Tx generados internamente
En el chip de recuperación de reloj DPLL
Generadores independientes de velocidad de transmisión
FIFOs
RxFIFO = 8 KB por puerto (modos no uart)
TxFIFO = 4KB por puerto (modos no uart)
Niveles programables de activación de interrupción (marca de agua)
Protocolos de datos
HDLC / SDLC
Las familias de tarjetas GFSCC ​​y GSuperFSCC son totalmente compatibles con la convención de marcos HDLC. No admite la decodificación automática de los campos de control SDLC. Si los bytes de control están presentes en las tramas recibidas, se pasarán al usuario como si fueran parte del campo de información. Si se requiere la transmisión de bytes de control, deberán ser generados por el usuario y escritos como si fueran datos.
Detección y transmisión automática de banderas
Formato de trama general: 0x7e, información, CRC, CRC, [CRC, CRC,] 0x7e
Formato de trama con dirección enmascarable habilitada: 0x7e, dirección, [dirección,] información, CRC, CRC, [CRC, CRC,] 0x7e
Cero inserción / eliminación
Una inserción / eliminación
Modo de bandera compartida: la bandera de apertura y la bandera de cierre de marcos consecutivos pueden usar la misma bandera.
Detección de errores (aborto, desbordamiento, subestimación, error CRC, trama demasiado larga / corta)
Puede usar CRC8, CRC-CCITT o CRC32
Secuencia de sincronización arbitraria (Fastcom®: X-Sync)
Cualquier secuencia de sincronización de trama de inicio / fin de hasta 4 bytes
Formato de cuadro: SYN1, [SYN2, SYN3, SYN4,] información, [CRC, CRC, CRC, CRC,] [TCR1, TCR2, TCR3, TCR4]
Enmascarable: puede seleccionar todas o partes de la secuencia de sincronización para que coincida
Detección de secuencia de terminación de hasta 4 bytes (enmascarable)
Modo de bandera compartida: la bandera de apertura y la bandera de cierre de marcos consecutivos pueden usar la misma bandera.
Detección de errores
Puede usar cualquiera de los métodos CRC disponibles
Modo transparente
Totalmente transparente (sin marcos ni manipulación de bits)
Se puede sincronizar usando señales de sincronización de cuadro seleccionables
Esquemas de codificación de datos:
NRZ, NRZI, FM0 / FM1, Manchester
Señales de sincronización de cuadro seleccionables
Ancho de pulso de un reloj en el primer bit de datos
Ancho de pulso de un reloj en el último bit de datos
Ancho de pulso de todo el marco
Opcionalmente, inserte un número variable de ciclos de reloj entre datos y FSS
Polaridad seleccionable
Control de flujo de datos opcional utilizando líneas de control de módem (RTS, CTS)
Preámbulo y posámbulo programables de 8 bits con velocidad de repetición seleccionable (1 a 255 repeticiones)
Los datos se pueden orientar como MSB seleccionable primero o LSB primero
Relleno de tiempo entre cuadros: inactivo como 1 repetitivo, banderas o secuencias de sincronización
Soporte CRC
Manejo automático en la dirección de transmisión / recepción.
CRC-CCITT (también conocido como CRC16-ITU) (HDLC), CRC32 (HDLC), CRC16, CRC8 (HDLC)
Opción de CRC transparente
Restablecer como 0/1
Transmisión continua de 1 a 4096 bytes.
Tasas de datos seleccionables
Velocidades de datos síncronas (con reloj interno) de hasta 1 Mbit / s
Velocidades de datos síncronas (con reloj externo) de hasta 1 Mbit / s
Velocidades de datos asincrónicas (recuperación de reloj DPLL) de hasta 1 Mbit / s
Estas tasas de datos son las tasas máximas garantizadas. Si bien es posible registrar los 232 chips del transceptor a velocidades más rápidas, se ven muy afectados por una serie de factores diferentes. Vea la sección de Baud Rate del manual para más detalles.
Inversión de datos y reloj
Temporizador de hardware interrumpible
Transmita una sola trama al vencimiento del temporizador de hardware
Bibliotecas incluidas:
C
C++
.NET
Python
Analizador de red
Wireshark
Cable, documentación y controladores de software incluidos
.jpg "backplane")
