Se desideri ricevere un preventivo o testare i nostri prodotti, compila il modulo sottostante:
Richiedi un preventivo
Rispondi sotto 24H

FASTCOM FSCC

Riferimento -P/N: 12012000
Rating:parere 0
839.00€ Exclu. IVA

Schede di comunicazione sincrone FASTCOM FSCC RS422 / RS485

Quantità : 
+
-
Prodotto in stock
Richiedi un preventivo

Descrizione
Notice

Progettato per essere conforme alle più recenti specifiche PCI, l'adattatore Fastcom: FSCC Universal PCI (PCI versione 2.3) funzionerà con slot PCI sia a 5V che a 3,3V. Ciò significa che la scheda funzionerà negli slot PCI-X ad alta velocità comunemente presenti nella maggior parte dei nuovi server, nonché negli slot PCI standard nei PC desktop. Questa flessibilità consente di utilizzare un'unica scheda di interfaccia seriale su un'ampia gamma di diversi tipi di computer, inclusi i sistemi di elaborazione attuali e futuri. Fastcom: l'adattatore FSCC è uno degli adattatori di comunicazione sincrona più avanzati del settore. Fastcom: FSCC supporta velocità di trasferimento dati fino a 20 Mbits / s. Fastcom: FSCC è un adattatore a doppio canale, ognuno configurabile individualmente per utilizzare i protocolli HDLC / SDLC, ASYNC (utilizzando UART 16C950) o Fastcom: X-Sync. Sebbene simile alle famiglie di adattatori ESCC e SuperFastcom, FSCC si espande sui nostri adattatori precedenti. L'espansione più notevole è la longevità dei componenti della scheda. Di fronte all'inevitabilità dell'obsolescenza, Commtech ha deciso di porre fine ai problemi di durata della vita che affliggono la maggior parte dei clienti informatici. Abbiamo progettato un controller di comunicazione seriale tenendo presente le esigenze dei nostri clienti e abbiamo creato una scheda attorno ad esso. Interamente progettato e di proprietà di Commtech, Inc, questo SCC basato su FPGA ha la maggior parte delle funzionalità che sei abituato a vedere in un prodotto Fastcom di qualità. Include anche alcune nuove funzionalità che provengono direttamente dalle richieste dei clienti. Se la tecnologia FPGA esistente viene mai interrotta dal produttore del chip, il design può essere semplicemente indirizzato nuovamente alla prossima generazione di chip FPGA senza alcun impatto sulla compatibilità.


COMM. CONTROLLER: Fastcom F-Core
INTERFACCIA: RS422 / RS485
CONFIGURAZIONE DEL CONNETTORE: Cavo assemblato (2 piedi) - Spina HDDB62 a due spine DB25
INTERFACCIA BUS: Versione PCI 2.3
GAMMA BAUD: Utilizzando il generatore di clock programmabile indipendente dall'utente in combinazione con il registro della velocità di trasmissione, è possibile ottenere praticamente qualsiasi velocità di trasmissione da 1 bps a 20 Mbits / s.
Le velocità massime dei dati sono stime. Sono fortemente influenzati da una serie di fattori diversi. Vedere la sezione relativa alle velocità dei dati del manuale per maggiori dettagli. Ciò è possibile purché i parametri operativi siano ragionevoli. In caso di domande sulla capacità della scheda di soddisfare le proprie esigenze, contattare l'assistenza tecnica.
REQUISITI DI ALIMENTAZIONE: + 5 V a 450 mA (tipico)
AMBIENTE:
Intervallo di temperatura di funzionamento: da 0 a 70 C
Umidità: da 0 a 90% (senza condensa)
DIMENSIONI:
Mezza lunghezza a tutta altezza
Altezza: 4,2 "(107 mm)
Lunghezza: 4,7 ″ (119,91 mm)
Peso: 90,719 g

Firmware personalizzabile: il firmware per le nostre linee di prodotti FSCC e SuperFSCC è completamente personalizzabile. Se hai un requisito di funzionalità che non vedi nell'elenco, ti preghiamo di contattarci per modificare il nostro firmware per soddisfare le tue esigenze specifiche.
Alta velocità: fino a 20 Mb / s
Driver: multi-drop RS422 / RS485
Modalità True-Async. Ogni porta può essere impostata per utilizzare gli UART 16C950 integrati e può essere utilizzata come porta seriale (COM) standard.
Gestione automatica RS-485
Trasmetti e ricevi i LED di stato per ciascuna porta.
Rete di terminazione RS-485 integrata per ciascuna coppia di segnali di ricezione
Due canali seriali full duplex indipendenti
Meccanismo di data clock selezionabile indipendentemente per canale per direzione
Orologi Rx e Tx generati esternamente
Orologi Rx e Tx generati internamente
Ripristino dell'orologio DPLL su chip
Generatori di baud rate indipendenti
FIFO
RxFIFO = 8 KB per porta (modalità non uart)
TxFIFO = 4KB per porta (modalità non uart)
Livelli di trigger di interrupt programmabili (filigrana)
Protocolli dati
HDLC / SDLC
Le famiglie di schede FSCC e SuperFSCC supportano pienamente la convenzione di inquadratura HDLC. Non supporta la decodifica automatica dei campi di controllo SDLC. Se i byte di controllo sono presenti nei frame ricevuti, verranno passati all'utente come se facessero parte del campo informazioni. Se i byte di controllo devono essere trasmessi, devono essere generati dall'utente e scritti come se fossero dati.
Rilevamento e trasmissione automatici della bandiera
Formato frame generale: 0x7e, informazioni, CRC, CRC, [CRC, CRC,] 0x7e
Formato frame con indirizzo mascherabile abilitato: 0x7e, indirizzo, [indirizzo,] informazioni, CRC, CRC, [CRC, CRC,] 0x7e
Zero inserimento / cancellazione
Un inserimento / cancellazione
Modalità bandiera condivisa: l'apertura della bandiera e la chiusura della bandiera dei fotogrammi back-to-back possono utilizzare la stessa bandiera.
Rilevamento errori (interruzione, sovraccarico, underrun, errore CRC, frame troppo lungo / corto)
Può usare CRC8, CRC-CCITT o CRC32
Sequenza di sincronizzazione arbitraria (Fastcom®: X-Sync)
Qualsiasi sequenza di sincronizzazione frame iniziale / finale fino a 4 byte
Formato frame: SYN1, [SYN2, SYN3, SYN4,] informazioni, [CRC, CRC, CRC, CRC,] [TCR1, TCR2, TCR3, TCR4]
Maschera: può selezionare tutta o parte della sequenza di sincronizzazione in modo che corrisponda a una sincronizzazione
Rilevamento della sequenza di terminazione fino a 4 byte (mascherabile)
Modalità bandiera condivisa: l'apertura della bandiera e la chiusura della bandiera dei fotogrammi back-to-back possono utilizzare la stessa bandiera.
Rilevazione errori
Può utilizzare uno qualsiasi dei metodi CRC disponibili
Modalità trasparente
Totalmente trasparente (nessuna inquadratura o manipolazione dei bit)
È possibile sincronizzare utilizzando segnali di sincronizzazione frame selezionabili
Schemi di codifica dei dati:
NRZ, NRZI, FM0 / FM1, Manchester, Manchester differenziale
Segnali di sincronizzazione frame selezionabili
Durata dell'impulso di un clock al primo bit di dati
Durata dell'impulso di un clock all'ultimo bit di dati
Larghezza dell'impulso dell'intero fotogramma
Facoltativamente, inserire un numero variabile di cicli di clock tra dati e FSS
Polarità selezionabile
Controllo del flusso di dati opzionale tramite linee di controllo modem (RTS, CTS)
Preambolo e postamble programmabili a 8 bit con frequenza di ripetizione selezionabile (da 1 a 255 ripetizioni)
I dati possono essere orientati prima come MSB selezionabile o prima come LSB
Riempimento tempo interframe: inattivo come 1 ripetitivo, flag o sequenze di sincronizzazione
Supporto CRC
Gestione automatica nella direzione di trasmissione / ricezione
CRC-CCITT (noto anche come CRC16-ITU) (HDLC), CRC32 (HDLC), CRC16, CRC8 (HDLC)
Opzione CRC trasparente
Ripristina come 0 "/ 1"
Trasmissione continua da 1 a 4096 byte
Velocità dati selezionabili
Velocità dati sincrone (con clock interno) fino a 20 Mbits / s
Velocità dati sincrone (con clock esterno) fino a 20 Mbits / s
Velocità dati asincrone (recupero clock DPLL) fino a 12,5 Mbits / s
Queste velocità massime di dati sono stime. Sono fortemente influenzati da una serie di fattori diversi. Vedere la sezione relativa alle velocità dei dati del manuale per maggiori dettagli.
Inversione di dati e clock
Timer hardware interrompibile
Trasmettere un singolo fotogramma alla scadenza del timer hardware
Trasmettere un singolo fotogramma sul rilevamento di segnale esterno
Librerie incluse:

C
C++
.NET
Python
Analizzatore di rete
Wireshark
Cavo, documentazione e driver software inclusi

 

Torna all'inizio
Descrizione
Notice

Parere degli internauti sul FASTCOM FSCC (0 recensioni)

Non c'è attualmente nessuna opinione per questo articolo, sia il primo a darci la sua.
[Aggiungere i suoi commenti]
Torna all'inizio
Discutere